В. І. Василенко, м. Свердловськ, Луганська обл.

Система дистанційного управління складається з шифратора і дешифратора і дозволяє управляти сімома різними навантаженнями. Обидва пристрої виконані на КМОП-мікросхемах і тому дуже економічні.

Для передачі команд використовується число-імпульсний код. Кожній навантаженні поставлена ??у відповідність своя команда (від одного до семи імпульсів фіксованою тривалості). Команди подаються по черзі.

 

 

 

 

 

вхід HS (висновок 17) – вхід від "важільного перемикача" (положення трубки);

вхід DRS (висновок 10) – вибір частоти кодової посилки (10 або 20 імпульсів в секунду);

вхід M / S (висновок 11) – вибір відносини імпульс / пау

Перше натискання кнопки підключає навантаження, друге натиснення цієї ж кнопки відключає її. Принципова схема шифратора зображена на рис.1, форма сигналу на його виході – на рис.2 (епюра 1). Особливість шифратора полягає в тому, що його основою є ІМС імпульсного номеронабирача КР1008ВЖ10, в яку вбудовано більшість необхідних вузлів. Розглянемо мікросхему номеронабирача. Призначення висновків:

входи Y0-Y3 (висновки 13-16), Х0-Х2 (висновки 3-5)-підключення клавіатурної матриці;

входи R1, C, R2 (висновки 7-9) – підключення зовнішніх навісних елементів тактового генератора; вхід U (висновок 1) – напруга живлення; вхід OV (вивід 6) – загальний; вхід OVS (висновок 2) – загальний висновок вбудованого стабілізатора;

за (3:2 або 2:1);

вхід NSA (висновок 12) – вихід розмовного ключа (в даному випадку не використовується);

вихід NSI (висновок 18) – вихід імпульсного ключа. Виходи NSI і NSA виконані за схемою з відкритим колектором. Більш докладно мікросхема описана в [1].

Частота проходження посилок 10 імп / с (вхід DRS з'єднаний із загальним проводом), відношення імпульс / пауза 2:1 (вхід M / S з'єднаний з "плюсом" джерела живлення), тобто тривалість посилки лог. "0" дорівнює 66,6 мс, лог.Т -33,3 мс. Вихід імпульсного ключа через "притягає" резистор R4 з'єднаний з "плюсом" джерела живлення. При натисканні будь-якої з кнопок на виході імпульсного ключа з'являється імпульсна послідовність частотою 10 Гц з числом імпульсів, рівним номеру натиснутою кнопки і амплітудою, що практично дорівнює напрузі харчування. Через буферні елементи DD2.1-DD2.2 вона надходить на вихід дешифратора (Рис.2, епюра 1). Ланцюжок R3C2 служить для початкової установки мікросхеми номеронабирача при включенні живлення.

З виходу шифратора (безпосередньо або після модуляції – демодуляції) імпульсна послідовність надходить на дешифратор (рис.3). На вході дешифратора встановлений формувач, що складається з елементів DD1.1 "виключає АБО", R1, C1. Такий фор

 

 

мірователь має властивості тригера Шмітта і інтегруючої ланцюжка. Імпульси на його виході мають круті фронти незалежно від крутизни фронтів вхідних імпульсів. Крім того, він пригнічує імпульсні перешкоди малої тривалості, так як конденсатор С1 не встигає зарядитися до порога перемикання елемента DD1.1.

З виходу елемента DD1.1 імпульси надходять на детектор паузи, який зібраний на елементах DD1.2, R2, VD1, С2. Так само, як і DD1.1, елемент DD1.2 працює як підсилювач – повторювач сигналу, оскільки один з його входів з'єднаний із загальним проводом.

Детектор паузи працює таким чином. Перший негативний імпульс послідовності, проходячи через діод VD1 на вхід елемента DD1.2, перемикає його в стан лог. "0". У паузах між сусідніми імпульсами послідовності конденсатор С2 заряджається через резистор R2, однак при цьому напруга на вході елемента DD1.2 не досягає порогу перемикання. Кожен наступний імпульс через діод VD1 швидко розряджає конденсатор С2 (рис.2, епюри 2 і 3), тому під час проходження послідовності на виході елемента DD1.2 буде лог. "0". У паузах між послідовностями напруга на конденсаторі С2 досягає порогу перемикання, і елемент DD1.2 перемикається в лог. "1".

Імпульси з виходу формувача надходять також на рахунковий вхід CN лічильника DD2.1, тому після закінчення послідовності на його виходах присутній двійковий код числа імпульсів. Цей код поступає на адресні входи мультиплексора DD3. Лог. "0" на виході детектора паузи через елементи затримки DD1.3, DD1.4, r3, C3 надходить на інверсний вхід V мультиплексора, дозволяючи проходження сигналу з входу "X" на вихід, код якого присутній на адресних входах.

Через деякий час t31 (близько 100 мс), що визначається елементами R2, С2 детектора паузи, вихід елемента DD1.2 встановиться в лог. "1". Цей перепад зі входу пройде на один з виходів мультиплексора DD3, встановлюючи відповідний тригер в стан балка. 'Т' Повторна передача такій же послідовності встановить цей же тригер в стан лог. "0". Через деякий час t32 (рис.2, епюра 4), яке визначається елементами r3, C3, позитивний перепад з виходу елемента DD1.4 надходить на вхід скидання R лічильника DD2.1 і встановлює його в початковий стан; високий рівень на виході елемента DD1.4 переводить всі канали мультиплексора в розімкнутого стан. Дешифратор готовий до прийому нової імпульсної послідовності. Ланцюжок R11C4 встановлює всі тригери в початковий стан (лог. "0") при включенні живлення.

Всі входи невикористовуваних інверторів, лічильника, тригера підключені до загального проведення; тактові входи використовуваних тригерів з'єднані із загальним проводом через резистори R4-R10, що є одночасно навантаженням виходів мультиплексора. До прямих виходів тригерів можна підключати ключі, керуючі навантаженням. Література

1. Інтегральні мікросхеми: Мікросхеми для телефонії. Вип.1 – М.: Д0ДЕКА, 1994.

2. Шило В.Л. Популярні цифрові мікросхеми: Справ. 2-е вид. Челябінськ: Металургія, 1989.