Бабковскій А. П., Селезньов Н. Е. ФГУП НДІ вимірювальних систем ім. Ю. Є. Седакова ГСП-486, Н. Новгород – 603950, Росія тел.: 8312-666202, доб.295, e-mail: babkovsky@niiis.nnov.ru

Анотація – Представлені результати роботи по проектуванню простого СВЧ-синтезатора на С-діапазону на основі однокристальної мікросхеми фазової автоматичного підстроювання частоти.

I. Вступ

Підвищення робочих частот до міліметрового діапазону хвиль в пристроях ближньої радіолокації з доплеровськой обробкою відбитих сигналів вимагає значного підвищення стабільності випромінюваних коливань.

Використання схем обробки сигналів на основі вимірювання доплерівського зсуву на проміжних частотах в дециметровому діапазоні частот для отримання максимальної ефективності роботи пристрою змушує використовувати когерентні генератори в тракті передавача і приймального пристрою.

На даний момент найбільш оптимальним способом отримання когерентних сигналів для таких систем міліметрового діапазону є використання синтезаторів частоти сантиметрового діапазону частот і подальшого їх множення і посилення.

Як правило, такі синтезатори будуються за многопетлевим схемами з використанням змішувачів, дільників і помножувачів частоти.

Однак, в останні роки верхня робоча частота однокристальних мікросхем синтезаторів з фазовою автоматичної підстроюванням частоти (phase locked loop – PLL) піднялася до середини С-діапазону.

В даний час лідерами у виробництві однокристальних мікросхем PLL синтезаторів на цей діапазон частот є компанії Skyworks і Analog Devices.

На російському ринку електронних компонентів продукцію фірми Skyworks Inc. представляє компанія: ТОВ «Радіокомп» м. Москва [1].

З 1993 року після підписання прямого ліцензійної угоди з фірмою Analog Devices ЗАТ «Аргуссофт Компані» м. Москва [2] регулярно оновлює і пропонує розробникам повний спектр компонентів та налагоджувальних пристроїв.

Компанія «Мей Електронні компоненти» м. Москва [3] представляє розробникам докладні матеріали по застосуванню мікросхем PLL синтезаторів різних виробників.

Підвищення верхньої робочої частоти PLL синтезаторів до частот С-діапазону зробило можливим створювати досить прості за структурою однопетльовою синтезатори.

У ряді випадків такий підхід до побудови задає генератора (ЗГ) і гетеродинів є більш вигідним з точки зору технічних, масо-габаритних і економічних показників.

Основні параметри деяких мікросхем PLL синтезаторів, що працюють в С-діапазоні, наведені в таблиці 1.

Табл. 1. Порівняльні характеристики мікросхем PLL синтезаторів.

Table 1. Comparison characteristics of PLL synthesizers’ ICs

Тип

мікросхеми

PLL

Максимальна робоча частота, ГГц

Максимальна частота фазового детектора, МГц

Рівень фазових шумів, дБ / Гц при відбудові 1 кГц

Максимальна вхідна частота опорного сигналу, МГц

Skyworks

СХ72302

6,1

25

-80

50

Q)

Про

g Devices

ADF4107

7

104

-83

250

II. Основна частина

Функціональна схема ЗГ і гетеродина такого типу на основі однопетльовою синтезатора частоти представлена ​​на малюнку 1.

Рис.1. Структурна схема синтезатора.

Fig. 1 Synthesizer block diagram

де Ref. Gen. – Прецизійний малошумливий опорний кварцовий генератор ГК62-ТС, РС – мікроконтролер, PLL IC – мікросхема синтезатора, LPF – фільтр нижніх частот, Scaling amplifier – масштабуючий операційний підсилювач, Dielectric Resonator VCO – генератор керований напругою (ГУН) на основі діелектричного резонатора, Isolator – СВЧ-вентиль, Directional Coupler – спрямований відгалужувач.

Враховуючи власний досвід розробки СВЧ-синтезаторів [4, 5,6] і результати дослідження різних мікросхем PLL синтезаторів, для розробки ЗГ і гетеродина обрана мікросхема СХ72302 з дробовим змінним коефіцієнтом ділення компанії Skyworks Inc. [7].

Основні характеристики мікросхеми СХ72302:

■ максимальна вихідна частота основного каналу – 6,1 ГГц;

■ допоміжного – 1000 МГц;

■ гранична робоча ІЧФД – 25 МГц;

■ гарантований час перемикання частоти не більше 100 мкс;

■ рівень власних шумів -128 дБ / Гц;

■ крок перебудови частоти менше 400 Гц.

Застосування СХ72302 дозволяє при досить

високою робочою частотою імпульсного частотнофазового детектора (ІЧФД) F = 16,384 МГц отримати крок перебудови частоти 250 Гц за рахунок високого ступеня дробности (262144). Підвищення робочої частоти ІЧФД призводить до зниження коефіцієнта множення частоти петлею ФАПЧ і поліпшенню шумових параметрів сигналу.

Для зниження рівня шумів у вихідному сигналі, використовується генератор з високодобротних діелектричним резонатором (ДР). Лінійна перебудова частоти в такому генераторі здійснюється за допомогою варикапа ЗА627А-6 слабо пов’язаного з ДР. Використання транзистора 2Т963А-2 дозволяє отримати вихідну потужність генератора близько 50 мВт.

СВЧ-сигнал з виходу Гуна надходить через вентиль і спрямований відгалужувач на вихід синтезатора частоти (вихідна потужність складає + 15дБм – близько 30 мВт). Частина потужності з спрямованого відгалужувачі (Перехідний ослаблення 25 дБ) відгалужується на вхід мікросхеми PLL.

Параметри фільтра нижніх частот в колі зворотного зв’язку петлі ФАПЧ були розраховані за методикою компанії National Semiconductor. У програмі Math-CAD2000 була промодельована робота петлі ФАПЧ і перевірена її стійкість в робочому діапазоні частот.

При вихідних частотах синтезатора в середині С-діапазону коефіцієнт множення частоти петлею ФАПЧ досягає 380 (робоча частота фазового детектора 16 МГц). Спектральна щільність фазових шумів опорного кварцового генератора ГК-62ТС-

0 становить мінус (145 – 155) дБ / Гц. Спектральна щільність фазових шумів мікросхеми PLL становить 128 дБ / Гц. Тому, спектральна щільність фазових шумів формованого сигналу визначається мікросхемою і становить

Уф = -128 + 20 log 380 = -77 дБ / Гц.

Управління вихідний частотою синтезатора здійснюється за допомогою мікроконтролера AT90S8515-8PI Atmel [8]. Для прискорення перехідного процесу, перемикання частот виробляється при максимальному струмі фазового детектора. Після захоплення заданої частоти, ток фазового детектора знижується до номінального рівня, що призводить до зниження рівня дискретної складової з частотою порівняння фазового детектора в спектрі вихідного сигналу синтезатора. Після перемикання синтезатора мікроконтроллер переходить в «сплячий» режим з виключенням свого кварцового генератора для зменшення шумів від цифрової частини схеми.

Конструктивно синтезатор виконаний у вигляді набору окремих вузлів, з’єднаних між собою жорсткими коаксіальними кабелями. Для мікросхеми PLL та супутньої обв’язки використана друкована плата з склотекстоліти марки FR-4 товщиною 0,8 мм. Незважаючи на порівняно високу робочу частоту використання підкладки з недорогого матеріалу цілком виправдано.

III. Експеримент

Були проведені експериментальні дослідження шумових параметрів синтезатора частоти за допомогою установки для визначення спектральної щільності фазових шумів НР3048А.

Спектральна щільність фазових шумів розглянутого простого однопетльовою синтезатора частоти при великих відбудова від несучої становить:

10 кГц -92 дБ / Гц;

100 кГц -117 дБ / Гц.

Через слабку зв’язку варикапа з діелектричним резонатором вдалося отримати досить непогані шумові параметри синтезатора, проте його полоса перебудови не перевищує 50 МГц при зміні керуючого напруги на варикапів від 1 до 25 В.

Для розширення робочого діапазону частот синтезатора можна застосувати керований генератор на основі ЖИГ. Але при цьому потрібно змінити схему управління частотою.

IV. Висновок

Застосування однокристальної мікросхеми з дробовим коефіцієнтом ділення в колі зворотного зв’язку петлі ФАПЧ дозволяє конструювати компактні синтезатори частоти по однопетльовою схемою з вихідними частотами аж до верхньої робочої частоти мікросхеми PLL при кроці перебудови по частоті в такий однопетльовою системі менше 400 Гц і прийнятному рівні спектральної щільності фазових шумів.

V. Список літератури

[1] ВЧ і СВЧ Радіокомпоненти зарубіжних виробників. Прайс-лист. Випуск 5. М. 2004р.

[2]    www.argussoft.ru

[3] «Мей Електронні компоненти» Лето’2004.

ВЧ / НВЧ компоненти, електромеханіка, силові прилади. Електронний каталог 2004

[4] Бабковскій А. П. Досвід проектування PLL синтезаторів на мікросхемах фірм QUALCOMM і Mini-Circuits для блоку еталонних сигналів рівнеміра міліметрового діапазону. – В кн. «8-а Міжнародна кримська конференція «СВЧ техніка та комунікаційні технології». Матеріали конференції »[Севастополь, 14-17 сент. 1998]. Севастополь: Вебер, 1998, т. 2, стор 667-668.

[5] Бабковскій А. П., Селезньов Н. Е. Гібридні PLL / DDS синтезатори частоти. – В кн. «11-я Міжнародна кримська конференція« СВЧ техніка та комунікаційні технології ». Матеріали конференції » [Севастополь, 10-14 сент. 2001 р.]. Севастополь: Вебер, 2001, стор 112-114.

[6] Бабковскій А. П., Селезньов Н. Е. Швидкодіючий октавний синтезатор СВЧ-діапазону з малим кроком перебудови частоти. – В кн. «13-а Міжнародна кримська конференція« СВЧ техніка та комунікаційні технології ». Матеріали конференції »[Севастополь, 8-12 вересня. 2003 р.]. Севастополь: Вебер, 2003, стор 136-138.

[7]    www.skyworksinc.com

[8]    www.atmel.com

SINGLE-LOOP SYNTHESIZER FOR C-BAND WITH ULTRA FINE FREQUENCY STEP

Babkovsky A., Seleznev N.

Federal State Owned Unitary Enterprise Measuring Systems Research Institute names after Yu. Ye. Sedakov GSP-486, Nizhny Novgorod – 603950, Russia e-mail: babkovsky@niiis.nnov.ru

Abstract – Considered in this paper are results of C-band simple frequency synthesizer design on the basis of single loop PLL.

I.  Introduction

Rising of operating frequencies of a short range Doppler radar up to MM-band demands a great improvement of transmitted signal stability.

The principle of signal processing is based on the reflected signals Doppler frequency measurement at the intermediate frequency (in UHF range). Thus the transmitter chain exciter and the receiver local oscillator (LO) must be coherent.

At present the most preferred approach in coherent signals generation is the use the C-band frequency synthesizers along with multipliers and amplifiers.

Frequently those synthesizers are designed using multiloop schematic in conjunction with frequency mixers, dividers and multipliers.

During the last years the PLL IC’s upper operating frequency was increased up to C-band. Now the leader manufacturers of the PLL IC’s for this frequency band are Skyworks and Analog Devices. Increase of IC operating frequency allows to design simple C-band single-loop frequency synthesizers.

In some cases this approach may is more preferable.

II.  Main part

The block diagram of the transmitter exciter on the basis of single-loop PLL is shown in Fig.1. Taking into account our skills in synthesizer design, Skyworks CX72302 Fractional-N PLL IC was chosen for the exciter and LO design. For more details visit www.skyworksinc.com website.

Using CX72302 we can get 250Hz frequency step only with phase detector comparison frequency value 16.384MHz due to the high grade fractionality, 218. High phase detector frequency leads to decrease of the main divider value N and noise parameters improvement.

High-Q dielectric resonator oscillator (DRO) is used for obtaining better noise performance out of PLL passband. Linear frequency sweep is carried out using a varicap having weak coupling with DR. The output power of DRO generator is 50 mW.

The signal passes through the isolator and directional coupler to the synthesizer output (output power is +15dBm – approx. 30 mW). A part of the power from the coupled port of the directional coupler is directed to the PLL IC input.

The loop filter components were calculated by the methods proposed by National Semiconductor. Loop stability analysis was evaluated in MathCAD 2000.

The main loop division ratio is increased up to 380 (phase detector frequency 16 MHz) at the frequencies about 6GHz. Phase noise spectral density of the PLL IC is -128 dB/Hz. Thus the phase noise spectral density in the PLL passband is determined by PLL IC noise, although the phase noise of the reference generator is (-145…-155 dB/Hz) and equal to -77dB/Hz.

Control of the synthesizer output frequency is carried out by Atmel AT90S8515-8PI microcontroller. In order to minimize the frequency switching time, the charge pump current is increased to its maximum value. After locking the charge pump current is switched to the nominal value and microcontroller is switched over to the sleep mode along with clock generator turning off. This allows to suppress noise in the output spectrum of the digital circuitry.

III.  Experiment

Noise parameters of the synthesizer output signal were measured by HP3048A test set.

Phase noise floor of the tested single-loop PLL synthesizer within offsets from the carrier is:

Frequency offset            Phase noise floor

10 kHz                             -92 dB/Hz

100 kHz                           -117 dB/Hz

The weak coupling between the varicap and dielectric resonator in the tuned generator provides noise parameters rather good but the synthesized frequency band is too narrow (approximately 50 MHz within varicap tuning range from 1 to 25 volts).

It is possible to use YIG tuned oscillator to extend the synthesized frequency band. But in this case the frequency tuning circuitry must be changed.

IV.  Conclusion

Single chip Fractional-N PLL allows to construct small size single-loop frequency synthesizers for the frequencies up to the maximum operating PLL IC frequency with the frequency step less than 400 Hz and acceptable phase noise level.

Джерело: Матеріали Міжнародної Кримської конференції «СВЧ-техніка і телекомунікаційні технології»