Описуваний тестер призначений для перевірки працездатності D-і JK-тригерів транзисторно-транзисторної логіки ..

Принцип перевірки полягає в порівнянні сигналів випробуваної і зразковою мікросхем. Результат порівняння відображається трьома лампами розжарювання. Одна з них відображає справність мікросхеми, а дві інших – несправність. Якщо несправний JK-тригер, то світяться дві лампи, якщо один з D-тригерів (в корпусі мікросхеми розташовані, як правило, два тригера), то тільки одна, певна лампа.

Тестер (рис. 1) складається із зразкових мікросхем D4, D6, генератора імпульсів G1, дільника частоти D1, розподільника D2 і роздільника D3 імпульсів, інверторів D5, D7, D10, D12, вузлів порівняння D13-D15 та контролю входів D8 JK-тригера і блоку індикації D16.

Генератор виробляє прямокутні імпульси з частотою проходження близько 1 МГц. Вони надходять на входи синхронізації. З перевірених (D9, D11) і зразкових тригерів і через дільник частоти на вхід розподільника імпульсів. Останній формує комбінації імпульсів (десять для перевірки JK-тригерів і по п’ять для перевірки кожного з двох D-тригерів), які подаються на відповідні входи випробуваного і зразкового тригерів. Так як частота імпульсів на входах С вище, ніж на інших входах, відбувається багаторазова перевірка тригерів при кожній комбінації. ‘

Рис. 1

Таблиця

Стан розподільника імпульсів

Перевіряється вхід

. JK-тригера

0-тригера

1

Я

R

2

5

S

3

З

D(. 1»)

4

J1

D(«0»)

5

J2

З

6

J3

R

7

К1

S

8

кг

0(* 1»)

9

КЗ

D(*0»)

10

J, до

з

Для перевірки на кожен вхід в момент, визначений розподільником імпульсів, надходить логічний «0». Порядок перевірки тригерів при веден в таблиці.

У перші два такти розподільника перевіряються настановні входи JK-тригера, в третьому – імпульси подаються тільки на вхід С (тригер працює в рахунковому режимі), у наступних трьох перевіряються входи J, з сьомого по дев’ятий – входи K і в останньому – входи J і К одночасно.

При випробуванні мікросхеми з D-тригерами в перші два такти також перевіряються настановні входи одного D-тригера, в третьому і четвертому – вхід D, подаючи відповідно на нього логічну «1» і логічний «0», в п’ятому – тригер переводять в рахунковий режим роботи (вхід С через вузол зворотного зв’язку підключається до інверсного виходу тригера). У шостому – десятому тактах аналогічно перевіряється другий D-тригер.

Сигнали з виходів кожної пари зразкового і перевіряється тригерів надходять в свій блок порівняння, в яких для виявлення можливої ​​невідповідності проводиться підсумовування порівнюваних імпульсів по модулю 2.

Так як можливі короткі замикання входів J і К в JK-тригерах, які не можна виявити, порівнюючи тільки вихідні сигнали зразкового і випробуваного тригерів, в прилад введено спеціальний вузол контролю входів. Він підключений до входів Jі До перевіряється тригера. Цей вузол являє собою два трехвходових суматора (відповідно для трьох входів J і трьох K), у яких виходи перенесення об’єднані елементом «АБО».

Сигнали з вузла контролю входів так само, як і з кожного блоку порівняння, надходять в блок індикації. Сигнал несправності являє собою серії імпульсів, і для того, щоб шпаруватість імпульсів (залежить від характеру несправності) не впливала на яскравість світіння індикаторних ламп, на вході блоку індикації включені інтегратори.

Принципова схема тестера показана на рис. 2.

Генератор імпульсів виконаний на мікросхемі D34. Він складається з трьох інверторів, з’єднаних по кільцевій схемі, і формувача фронту і спаду імпульсів. Частота генеруючих імпульсів визначається резисторами R1, R2 і конденсатором С1.

Дільник частоти є трехразрядного лічильник на мікросхемах D13, D16 і D18.

Розподільник імпульсів, що складається з десяти JK-тригерів D8, D11, D15, D17, D19, D21-D23, D26 і D30, виконаний по кільцевій схемі (виходи розподільника через елементи D12 і D24 з’єднані зі входом). Зразкова і перевіряється мікросхеми підключені до розподільника імпульсів через елементи D2, D3, D10, D20, D31, D32 роздільника.

Вузли порівняння виконані на елементах «2И-АБО-НЕ» (D7, D29 – для JK-тригерів і D35, D36.1, D37 – для D-тригерів). Вузол зворотного зв’язку зібраний на мікросхемах D27, D28, а вузол контролю на входах – на елементах D1, D21 і D5.

Блок індикації складається з інтеграторів, що включають в себе діоди V5, V6, конденсатори С4, С5 і інвертори D36.2, D36.3, логічних елементів «4И-НЕ» з відкритим колектором (D36, D39), до яких підключені індикаторні лампи Н1-НЗ, і елемента «2 – 2 І – І Л І – Н Е» (D29.2), необхідного для включення лампи Н2 в разі надходження сигналу несправності з виходу мікросхеми D36.2 або D36.3 ..

Перевірку мікросхем роблять у наступному порядку. Випробувану мікросхему вставляють у відповідну колодку (Х1 або Х2) і натискають на кнопку S1 або S2 в залежності від типу перевіряється тригера. Результат перевірки практично миттєво відображається індикаторними лампами.

На закінчення слід сказати, що принципи, закладені в приладі, можна легко використовувати для перевірки та інших мікросхем ТТЛ або ДТЛ з малим ступенем інтеграції, а також багатьох мікросхем із середньою ступенем інтеграції, наприклад, лічильників, дешифраторів, що зрушують регістрів і т. д.

Журнал «Радіо», 1978, № 2, с.42

Джерело: Вимірювальні пробники. Сост. А. А. Халоян. – М.: ИП РадіоСофт, ЗАТ «Журнал« Радіо », 2003. – 244 с: ил. – (Радіобібліотечка. Вип. 20)