Проектування монолітних ПІДСИЛЮВАЧА ПОТУЖНОСТІ

Балико А. К., Васильєв В. І., Климова А. В., Кузнецова І. В., Юсупова Н. І.

ФГУП «НПП Исток» вул. Вокзальна 2а, м. Фрязіно 141190, Росія e-mail: istkor@elnet.msk.ru тел. (095) 465-8620

Анотація Наведено розраховані параметри нелінійної моделі конкретних ПТШ і результати схемотехнічного і топологічного проектування трехкаскадного монолітного підсилювача потужності.

I. Вступ

В останні роки в техніці НВЧ широке застосування знаходять підсилювачі потужності на польових транзисторах з бар’єром Шоттки (ПТШ) [1-3]. Проектування підсилювачів на ПТШ пов’язано з низкою проблем, що стосуються, насамперед побудови нелінійних моделей ПТШ і різними підходами до розрахунку енергетичних характеристик підсилювача потужності ККД.

У роботі викладається методика розрахунку підсилювачів потужності на ПТШ, і результати схемотехнічного і топологічного проектування трехкаскадного монолітного підсилювача.

II. Основна частина

Методика проектування підсилювача потужності на ПТШ включає в себе наступні расчетноексперіментальние етапи:

0. Виходячи з вимог технічного завдання на вихідну потужність Рвих, коефіцієнт посилення До_р, ККД і робочого інтервалу частот вибирається функціональна схема підсилювача визначається число каскадів типи ПТШ.

1. Для кожного типу ПТШ вибирається кілька (N) режимів харчування і для цих режимів у робочому інтервалі частот вимірюються малосигнальні S

– Параметри транзистора.

2. Для кожного режиму харчування розраховуються елементи малосигнальної еквівалентної схеми ПТШ, при яких сума квадратів модулів різниць виміряних і розрахованих S параметрів досягає мінімальної величини.

3. За розрахованим елементам малосигнальної схеми для обраних режимів харчування ПТШ визначаються параметри нелінійної моделі ПТШ, наприклад моделі Materka [4, 5], включеної до програми SERENADE.

4. За допомогою програми SERENADE проводяться схемотехнічне і топологічний проектування підсилювача потужності і розрахунок його частотних і енергетичних характеристик.

Польовий транзистор з бар’єром Шоттки описується еквівалентною схемою, в якій визначальну роль при розрахунку підсилювача потужності грають вхідна ємність C_gs, Прохідна ємність C_gd, опір Ri і джерело струму Ids-

При напругах живлення транзистора Ugs = Ugsk, Uds = Udsk і струми lds = ldsk (k = 1,2 … N) інтервалі частот

7,5 … 10,5 ГГц за допомогою аналізатора ланцюгів HP 851 ОС вимірювалися S параметри ПТШ і визначалися малосигнальні параметри ПТШ: вхідні ємність C_gs, Прохідна ємність C_gd, Опір R,, вихідна провідність gd_Sn ємність Cd_S, Крутизна д, час затримки Т, опору електродів Rd, R_g, R_s й індуктивності Ld, L_g, L_s.

Використовуючи залежності l_dSk від U_gSk і U_dSk визначаємо струм насичення Idss, напруга відсічення V_p0, Показник нелінійності е, крутизну Sl і Ss.

Підставляючи значення ємностей з малосигнальної моделі, визначені для напруг U_gSk, Udsk, і самі напруги в вирази для нелінійних залежностей ємностей від напружень, одержуємо величини параметрів моделі Materka Сю, Cfo, rrigd, m_gs, Ki, k_f. Розраховані таким чином параметри нелінійної моделі ПТШ типу «Політ» (ширина затвора W = 300mkm) і «Пірат-40» (W = 4000mkm), що випускаються на «Витоки» наведені в таблиці. Аналіз технічного завдання (Рвих = 1Вт, До_р= 25дБ, ККД = 25%) дозволив визначити структуру підсилювача, що складається з трьох каскадів на ПТШ. Параметри ПТШ з W = 1200mkm були отримані шляхом масштабування.

Контурна система кожного каскаду підсилювача в робочій смузі частот в загальному випадку описується реактивними погоджують елементами у вхідний (Ci, Li) і вихідний (Сг, L2) ланцюгах. Харчування транзистора здійснюється від двох джерел Е_д і Ed

В роботі виконано схемотехнічне проектування трехкаскадного підсилювача потужності в діапазоні частот 7,5 … 10,5 ГГц. Перший каскад виконується на ПТШ з шириною затвора W = 300mkm («Політ»), другий з W = 1200 мкм, третій з W = 4000 мкм («Пірат-40»), Перші два каскади дозволяють отримати сумарний До_р > 20 дБ, третій До_р= 5 дБ і Рвих = 1 Вт Коефіцієнт корисної дії підсилювача дорівнює 0,265.

За допомогою програми SERENADE була проведена оптимізація узгоджуючих ланцюгів кожного каскаду. Оптимальні параметри узгоджуючих ланцюгів склали.

Як розділових ємностей використовувалися конденсатори з номіналом в 50 пФ, а індуктивності мікрополоскових елементів в ланцюгах харчування складали 1,0 … 2 нГн.

За допомогою програми SERENADE виконано топологічний проектування трехкаскадного монолітного підсилювача потужності на підкладці з GaAs товщиною 100 мкм. Топологія підсилювача приведена на малюнку 1.

III. Висновок

Показана можливість створення монолітного підсилювача потужності з параметрами:

– Вихідна потужність по рівню 1 дБ не менше 1 Вт;

– Коефіцієнт підсилення не менше 25 дБ;

– Робоча частота в діапазоні 7,5 … 10,5 ГГц;

– Ширина смуги не менше 10%;

– Нерівномірність коефіцієнта посилення в лінійному режимі не більше 0,5 дБ;

– Розміри 6 мм X 2,5 мм.

IV. Література

[1] Tajima У., Miller Р. О. Design of broad-band power GaAs FET amplifiers / / IEEE Trans, 1986, V. MTT-32, N.3, p. 261.

[2] Пчелін В. А. Розробка підсилювачів потужності. Електронна техніка. Сер.1. СВЧ-техніка, 1999, Вип. 1, с. 8-14.

[3] Materka A., Kacpazak Т. Computer calculation of largesignal GaAs FET amplifier characteristics. IEEE Trans,

1985, Vol. MTT-33, № 2, p. 129.

Puc. 1. Топологія монолітного підсилювача Fig. 1. Monolithic amplifier layout

[4] Балико А. К., Юсупова H. І. Математичне забезпечення для проектування НВЧ транзисторних підсилювачів потужності. Огляди з електронної техніки. Сер. 1. СВЧ-техніка, 1994, Вип. 6., 53 с.

MONOLITHIC POWER AMPLIFIER DESIGN

Balyko A. K., Vasilyev V. I., Klimova A. V., Kuznetsova I. V., Yusupova N. I.

‘Istok’ Federal State-Owned Unitary Research & Production Enterprise 2A Vokzalnaya St., Fryazino, Moscow Region, Russia, 141190 phone +7 (95) 4658620 e-mail: istkor@elnet.msk.ru

Abstract Computed parameters of nonlinear model for several specific FETs, circuit engineering and layout design of a three-stage monolithic power amplifier are presented.

I.  Introduction

Schottky gated FET-based power amplifiers have found wide applications in microwave technology in recent years. The design of FET amplifiers encounters a number of problems related to nonlinear modeling of transistor and to different approaches that exist in computing the power performance.

The computational procedure for FET-based power amplifiers is described and the results of circuit engineering and layout design of a three-stage monolithic amplifier are presented in this report.

II.  Main part

The design procedure includes the following stages:

A functional circuit of the amplifier is developed; the number of stages is determined; the type of transistor is selected according to the parameters listed in the requirements specification: output power, gain, efficiency and frequency range.

Supply voltage modes are chosen for each type of FET. Small-signal S-parameters of transistors for these modes are measured over the operating frequency range.

The maximal proximity between the computed and measured S-parameters is achieved by varying the elements of the small signal equivalent circuit of FET (inductances of leads, capacitances and resistances).

Parameters of a nonlinear model of FET, e.g. the Materka model [4, 5] (included into the Serenade software) are determined from the elements computed for the given supply modes.

Circuit engineering and layout design of a hybrid integrated and monolithic amplifier, the computation of its frequency and power performance are conducted.

III.  Conclusion

The possibility is shown of manufacturing a monolithic power amplifier with the following properties: output power above 1W at ~1 dB, gain above 25dB, frequency range between 7.5 and 10.5GHz, bandwidth not less than 10%, gain ripple in the linear mode below 0.5 dB, dimensions 6mm x 2.5mm.

Джерело: Матеріали Міжнародної Кримської конференції «СВЧ-техніка і телекомунікаційні технології», 2003р.