У схемі може використовуватися двійкова або двійково-десяткова логіка для вибору затримки моностабільного таймера А1 затримки якого утворюють суму з багаторазових коротких часів затримки. Час затримки програмується парою аналогових перемикачів 4016 (А2 і А3). Дана пара таймера активується, якщо відповідний цифровий вхід лінії управління встановлюється на високий логічний рівень і Деак-тівіруется при низькому рівні. Програмованим тимчасовим діапазоном є 1 – 255 мс для таймера 2240 і 1-99 мс для таймера 2250 або 8250. Основний інтервал може змінюватися при використанні з іншими додатками. Каскад CMOS-інверторів на виході дозволяє отримувати допустимі логічні рівні. Хоча схема працює в зазначеному діапазоні напруги живлення, перетворювач оптимальний для напруг 10-15 В.

Файл: 42.jpg