Сердюк Г В, Шелковников Б Н Інститут телекомунікаційних систем НТТУ «КПП» Індустріальний пров, 2, м Київ, 03056, Україна e-mail: gserdyuk@gserdyukorg

Анотація – Описано проблеми, повязані з верифікацією систем звязку і продемонстрований підхід для ко-симуляції цифрових і високочастотних аналогових ланцюгів Наведено вимоги до засобів моделювання для змішаних систем і цифрових комунікаційних трактів

I                                       Введення

Функціональна верифікація ставати чільним компонентом проектів з розробки цифрової апаратури Відзначається, що верифікація часто є єдиною найбільшою частиною проекту, поглинаючи більше половини персоналу, часу і коштів [1]

Верифікація змішаних проектів і систем звязку є особливо складною Справжній доповідь розглядає один з застосовних методів моделювання – метод гармонійного балансу (ГБ) – у звязку з задами наскрізного моделювання та верифікації систем звязку

II Функціональна верифікація та рівні абстракції

Існують різні типи верифікації, використовувані на різних стадіях проектування та реалізації нової системи Це виробнича верифікація (тестування зразків), функціональна верифікація (верифікація намірів), тимчасова верифікація Кожна їх них має свої цілі і використовується для певних завдань Метою функціональної верифікації є довести, що проект буде працювати так, як планувалося Існує [4] чотири кроки для досягнення поставленої мети:

• Визначити наміри

• Визначити як функціонує проект

• Порівняти результати, щоб переконатися що

вони збігаються

• Оцінити рівень довіри до зусиль з вері

фікації

Функціональна верифікація грунтується на можливості виконати моделювання проекту під впливом різних стимулів, спостерігаючи і аналізуючи коректність результатів

Поведінкові моделі зазвичай розглядаються як найвищий рівень абстракції Мета цього подання – вивчити базову функціональність проекту та взаємодія між частинами системи Більш детальне уявлення називається рівнем міжрегістрових переходів (RTL) Цей рівень може містити безліч програмних компонент, але так само містить частини, що імітують паралельну природу апаратури На цьому рівні використовуються спеціалізовані мови опису апаратури, такі як VHDL або Verilog Рівень представлення логічних елементів – самий нижній, що використовується в попередньому проектуванні, але цей рівень все ще є значною абстракцією, оскільки не описує індивідуальні транзистори

III Змішані сигнали і тракт звязку

Описані рівні абстракції коректні для цифрових систем, але у випадку аналогових і змішаних сигналів ситуація інша Присутність аналогових блоків змінює ієрархію абстракцій

Традиційно, аналогова верифікація виконується знизу вгору [2] і головний рівень опису для аналогових пристроїв це рівень транзисторів Поведінка і режими аналогового ланцюга залежать не тільки від ланцюга, а й від оточення (впливів і навантажень) У цьому контексті ставати важливо вміти змішувати різні рівні вистави в одному проекті і моделювати цифрові підсистеми на поведінковому рівні, а аналогові – на транзисторному

Поведінкове уявлення аналогових блоків так само виглядає перспективним [5], оскільки дозволяє значно понизити розмір розвязуваної задачі Поведінкові моделі аналогових блоків мають свою специфіку: необхідно розглядати безперервний час, спектральні властивості (в СВЧ), паралелізм (навіть одночасність) умов, що накладає додаткові вимоги на використовувані мови VHDL-AMS [8] і Verilog-AMS [9] надають механізми для опису рівнянь, які виконуються під час роботи блоку або приладу Подібні властивості має і SystemC-AMS [10]

Комунікаційні системи варто виділити в особливий кпасс, т до присутність сильно розрізняються постійних часу, розподілених годину-Тотнем-залежних елементів, високою нелінійності деяких вузлів робить радіочастотні і НВЧ системи важкими для моделювання традиційними методами Це призвело до розробки спеціальних підходів [11] Серед часто використовуваних: метод пристрілки, методи рядів Вольтерра, метод гармонійного балансу та його похідні

IV                   Вимоги до засобів моделювання

Оскільки верифікація полягає в повторюваної симуляції формалізованого опису проекту, швидкість аналізу та здатність представити важливі аспекти проекту мають першорядне значення Наприклад, вхідний підсилювач може бути представлений лінійної моделлю з урахуванням шумів, а змішувач потребують обліку нелінійності транзистора або діода При моделюванні підсилювача потужності, облік нелинейностей транзистора може істотно повілять на властивості тракту і повинен розглядатися як важливий фактор при наскрізному моделюванні тракту Поведінкове опис аналогових блоків дозволяє знизити розмірність і зберегти функціональність Т о, Використання мов опису апаратури які дозволяють описувати макромоделі розглядається як цінна [14]

Третя важлива риса – використання VHDL-AMS і Verilog-AMS при моделюванні аналогової частини Ці мови широко поширені в ціфроBOM проектуванні і бажання використовувати їх для аналогових компонент природно Однак, вони вимагають деяких розширень для представлення особливостей аналогових підсистем, таких як здатності моделювати частотно-залежні компоненти [12, 13]

Ці три чинники: швидкість, здатність будувати поведінкові моделі і використання загальноприйнятих мов опису апаратури, розглядаються як заслуговують особливої ​​уваги

Одним із засобів для забезпечення спільного одночасного аналізу цифрових і високочастотних аналогових підсистем є ко-симуляція Підхід, застосований до розрахунку радіочастотного тракту як частини цифрового каналу звязку наведено в [15]

Корисна можливість побудови макромоделі, яка не вимагала б ітераційної процедури розвязання рівнянь аналогового ланцюга в кожній частотній точці Цей підхід розроблений детально в [16,17], але запропоноване рішення грунтується на лавах Вольтерра, що не дозволяє адекватно представляти сильні нелінійності

V                                    Висновок

Наведено аналіз задачі верифікації проекту цифрового каналу звязку, описані повязані з завданням проблеми, сформульовані вимоги до засобів побудова моделей

Так само продемонстрована можливість використання модуляційного гармонійного балансу спільно з синхронної моделлю цифрової частини для наскрізного моделювання цифрового каналу звязку

VI                                  Література

[1] Andreas А Meyer, Principles of Functional Verification, Elsevier Science, 2004

[2]  Wanted: Multilevel, Mixed-Signal Design Verification, Electronic Design, Penton Media Inc, http://www elecdesign com/Articles/ArticlelD/4691/4691 html

[3]  Janick Bergeron, Writing Testbenches: Functional Verification of the HDL Models, Kluwer Press, 2003

[4]  G Bonfini, M Chiavacci, R Mariani, E Pescari, Verification of Mixed-Signal Systems, http://www embeddedstar com/articles/2005/11/article20051107-1 html

[5]  ira Miiier, Behavioral Modeling in Industrial IC Design Experiences and Observations, BMAS Conf Proc, San Jose, California, 2004

[6]  Peng Li and Lawrence T Piieggi, Modeling Nonlinear Communication ICs Using a Multivariate Formulation, BMAS Conf Proc, San Jose, California, 2003

[7]  Erik Norm ark Lei Yang, Cherry Wakayama, Pavei Nikitin, and Richard Shi, VHDL-AMS Behavioral Modeling and Simulation of pi/4 DQPSK Transceiver System, BMAS Conf Proc, San Jose, California, 2004

[8]  VHDL-AMS Language Reference Manual, IEEE Standard No 10761-1999

2        Veriiog-AMS Language Reference Manual, http://www eda org/verilog-ams/htmlpages/public-docs/lrm/22/AMS-LRM-2pdf

[9]   Christoph Grimm, Karsten Einwich Aiain Vachoux,, Sys- temC-AMS Requirements, Design Objectives and Rationale, DATE, Munich 2003, http://www systemc-ams org/documents/ CAMS_Reqs_DOs_Rat_03mar03 pdf

[10] Ken Kundert, Simulation Methods for RF Integrated Circuits, ICCAD Conf Proceedings, 1998

[11] Gennady Serdyuk, Boris Sheikovnikov, VHDL-AMS Subset Usage for Harmonic Balance Circuit Simulation, TCSET Conf Proc, Lviv-Slavsko, Ukraine, 2004

[12] Gennady Serdyuk, Boris Sheikovnikov, VHDL-AMS Modeling for Harmonic Balance Circuit Simulation, MIKON Microwave Conf Proc, Warsaw, Poland, 2004

[13] G Serdyuk, B Sheikovnikov, A Sheikovnikov, Multilevel Simulation of Communication Link, CRIMICO Conf Proc, Sebastopol, Ukraine, 2004

[14] G Serdyuk, B Sheikovnikov, Mixed-Mode Simulation of RF Communication Link,, TELSIKS Conf Proc, Nis, Serbia and Montenegro, 2005

[15] Piet Wambacq etai, High-level Simulation and modeling tools for mixed signal front-ends of wireless systems, Proc of AACD, Spa, Belgium, March, 2002

[16] http://wwwrincon-edacom

HARMONIC BALANCE TECHNIQUE IN CONTEXT OF FUNCTIONAL HARDWARE VERIFICATION

G Serdyuk, B Sheikovnikov, Telecommunication Systems Institute,

NTU «ΚΡΙ»

Industrlalnly per, 2, Kiev, 03056, Ukraine e-mall: gserdyuk@gserdyukorg

Abstract – This paper describes problems related to verification of communication systems and demonstrates approach of digital and harmonic balance co-simulation

Functional verification has become major component of digital hardware designs Different industry reviews notes, that verification often is single largest part of projects, taking more than half of overall staff time and funds [1] Functional verification is based onto possibility to simulate design under different stimuli, observing and analyzing correctness of results Usage of analog behavioral models and co-simulation allows end-to- end simulation and verification of digital communication links

Specific features of analog blocks impose additional requirements to languages being used VHDL-AMS [8], Verilog-AMS [9] and SystemC-AMS [10] provide mechanisms to describe equations, which are satisfied during device or block operation

Simulation speed and ability to represent relevant design details are of paramount importance for simulation tools for RF/MW Third distinct feature is usage of wide spread languages like VHDL-AMS or Verilog-AMS for analog part modeling However, some additions are required to reflect particular features of analog subsystems, such as ability to model frequency-dependent components [12, 13]

These three factors: speed, ability to build behavioral analog models and usage of conventional HDLs are considered as worth of much attention in context of communication link verification

Джерело: Матеріали Міжнародної Кримської конференції «СВЧ-техніка і телекомунікаційні технології», 2006р