Скільки існує різновидів MK, стільки існує і варіантів їх внутрішнього устрою Проте, якщо обмежитися широко поширеними моделями, усереднити параметри та узагальнити особливості архітектури, то можна вивести образ якогось ідеалізованого MK На Рис 11 показана його структурна схема

Рис 11 Структурна схема ідеалізованого MK

Короткий опис складових частин ідеалізованого MK

ЦПУ і память – це процесорний ядро, яке включає в себе обчислювальний пристрій з шинами даних, синхронізації, управління, оперативну память, регістри загального призначення і регістри спеціальних функцій

Процесорний ядро ​​- це основний відмітний ознака архітектури MK За його характеристикам (і назвою) судять про потенційних обчислювальних можливостях Ядро обслуговується декількома периферійними модулями або, по-іншому, підсистемами Саме до них користувач має доступ ззовні, саме вони підлягають детальному вивченню

Підсистема програмування служить своєрідним мостом між файлом, підметом прошивці, і енергонезалежною памяттю MK Процедура програмування проводиться без вилучення мікросхеми з панельки на друкованій платі Більше того, існують нові інтернет-технології віддаленого програмування MK через BootLoader з будь-якої точки Земної кулі

Підсистема живлення містить, як мінімум, два дроти: позитивний («плюс», Ксс, KDD, Power Supply) і негативний («мінус», GND, Fss, Ground Reference) Залежно від наявності АЦП, ЦАП і кількості висновків MK харчування може здійснюватися за дво або багато провідній схемі В останньому випадку треба стежити за тим, щоб цифрові й аналогові ланцюга були максимально розвязані один від одного, щоб уникнути перехресних перешкод

Підсистема початкового скидання потрібна для встановлення внутрішніх лічильників, регістрів і тригерів MK в початковий стан, інакше при включенні харчування хід виконання програми стане непередбачуваним Початковий скидання потрібно в аварійних ситуаціях при «просадках» харчування або при «зависанні» програми У ідеалізованому MK сигнал скидання RES має активний НИЗЬКИЙ рівень

Підсистема синхронізації служить для тактирования ЦПУ і вузлів вводу / виводу Чим вище частота тактових імпульсів, тим швидше виконуються операції, а чим нижче їх частота, тим менше споживається струм від джерела харчування

В одному MK звичайно є кілька генераторних вузлів, які поділяються на внутрішні і зовнішні Як правило, внутрішні вузли працюють від ЛС-ланцюжків, а зовнішні – від кварцових і керамічних резонаторів

Сигнали підсистеми синхронізації в ідеалізованому MK позначаються XT1 (вхід), XT2 (вихід) Вважається, що користувач сам в змозі вибрати режим генерації і правильно конфігурувати регістри

Підсистему портів введення / виводу можна образно порівняти зі «спинним мозком» обчислювальної системи Саме через неї проходять команди, що посилаються «головним мозком» (тобто процесорним ядром), до «мязам рук і ніг »(тобто до вхідних і вихідних лініях портів MK)

Вузли введення / виведення зручно розглядати окремо: цифрові порти введення (Мал 12, а .. в), аналогові порти введення (Мал 13, а, б), цифрові порти виводу (Мал 14, а .. в ), суміщені лінії портів вводу / виводу (Мал 15)

Та чи інша конфігурація підсистеми портів введення / виводу задається при старті програми регістрами MK і надалі зазвичай не змінюється Це логічно, оскільки в більшості випадків лінії портів виконують якусь одну задачу, наприклад, цифровий логічний вихід, прийом сигналів від кнопки, генератор сигналів ШІМ, вхід АЦП, вихід ЦАП і тд

Рис 12 Цифрові порти введення: а) без резистора б) з «pull-up» резистором в) з програмно перемиканим резистором

Рис 13 Аналогові порти введення: а) вхід аналогового компаратора б) вхід АЦП

Рис 14 Цифрові порти виводу: а) двотактний вихід б) вихід з відкритим стоком в) вихід з квазівідкриті стоком

Рис 15

Двохнаправлений вхід / вихід

На всіх еквівалентних схемах підтягують напівпровідникові резистори й керовані ключі Sl .. S3 визначають вихідну конфігурацію лінії порту Активізуються вони програмно Номінали опорів резисторів мають великий технологічний розкид аж до ± 50%

Електричні параметри входів / виходів ідеалізованого MK приблизно відповідають стандартним триггерам Шмітта з серії 74AC (вхід КМОП, вихід КМОП) або 74ACT (вхід ТТЛ, вихід КМОП) Здатність навантаження симетрична при високого і низького рівня на виході

Діоди VD1 .. VD4 захисні, антистатичні Вони присутні в MK так само, як і в звичайних мікросхемах КМОП-логіки Технологія однакова, нікуди від неї не дінешся При вхідній напрузі вище рівня Vcc відкривається «верхній» діод При зменшенні вхідної напруги нижче рівня GND відкривається «нижній» діод Для МК по даташіта регламентується граничне перевищення рівнів KCC/ GND не більше +03 / -03 В для сімейства Microchip PIC12/16/18 або не більше +05 / -05 В для сімейства Atmel AVR

Аналогові порти відрізняються від цифрових, в першу чергу, рівнями подаються на вхід сигналів Для цифрового режиму – це стандартні двійкові перепади напруги LOW / ВИСОКИЙ Для аналогового режиму допускаються сигнали будь-якої форми в діапазоні 0 .. Vcc, При цьому перевищення рівнів все одно зараховується як 0 і Vcc

Перемикачі 5/..55замещают реальні електронні ключі, виконані на інтегральних польових транзисторах Низькоомні резистори R]H і RQL служать аналогами опорів відкритих каналів відповідно-МОП і л-МОП транзисторів У числовому вираженні це одиниці-десятки ом залежно від технології виготовлення та здатності навантаження по струму Ось орієнтовні цифри, характерні для AVR-і Р1С-контролерів:

•                 /,н = 20 .. 25 мА, /OL = 20 .. 25 мА – максимальні струми, що протікають через резистори R1H, ROL, При яких ще гарантуються вихідні логічні рівні від 0 до (01 .. 02) ДоСС і від (06 .. 08) Доссдо Vcc

• Мах= 35 .. 45 мА – граничний струм навантаження на одну лінію порту, тривалий вплив якого може призвести (хоча і не обовязково) до відмови MK Це граничний режим з балансуванням «на лезі ножа»

•                 /К3 = 100 .. 150 мА – струм короткого замикання вихідний лінії порту на загальний провід або на шину живлення Якщо не зняти замикання протягом перших 15 .. 20 с, то температурний перегрів транзисторів вихідного каскаду з великою часткою імовірності призведе до фатальних наслідків

Схема двонаправленого порту введення / виводу (Мал 15) виходить як суперпозиція схем входу (Мал 12, в) і виходу (Мал 14, а) Тригер Шмітта DD1 і лінія затримки A1 є стандартними для всіх входів Вони не пропускають короткі імпульсні перешкоди, встановлюючи для них обмежувальні пороги як за амплітудою, так і за тривалістю

Перемикачі Sl .. S3 коммутируются двома програмно доступними регістрами MK У різних сімействах вони мають різні назви Зокрема, регістр PORTx (AVR, PIC) еквівалентний перемикачів S1, S2, а регістри DDRx (AVR), TRISx (PIC) – перемикачу S3

Джерело: Рюмік, С М, 1000 і одна мікроконтролерна схема Вип 2 / С М Рюмік – М: ЛР Додека-ХХ1, 2011 – 400 с: Ил + CD – (Серія «Програмовані системи»)