На рис 921 представлена ​​схема організації інтерфейсу між АЦП ADC0816/17 і класичним мікропроцесором типу 8080 (INS8080 8224 8228) Наведений приклад узгодження досить простий, так як центральний процесор INS8080 має в режимі введення виведення (I / O) окремі строби зчитування (I / OR) і запису (I OW), тобто окрему адресацію вводу / виводу У результаті в цій системі інтерфейсу або зовсім не потрібно дешифрування адреси, або воно мінімально Дві схеми АБО-НЕ використовуються для управління стробами введення виведення (I О) за допомогою старшого адресного біта A7 (Мікропроцесор INS8080 має 8-разрядниі адресу порту, що забезпечує максимум чотири порти введення виведення, якщо входи А – D підключені до адресної шини) Тригер MM74C74

Рис 921Упрощенний інтерфейс з МП 8080

Примітка до рис Для поліпшення сумісності з ТТЛ схемами до КМОП входів можуть бути підключені підтягує резистори (резистори зсуву)

Рис 922 Інтерфейс з МП 8080 з частковим дешифруванням

Примітка до рис Дчя у чучшенія сов оперативної сумісності з ТТЛ cxe мами до КМОП входу м можуть бути під

виключені підтягують резистори

використовується в якості подільника частоти тактових імпульсів на два (для отримання тактової частоти перетворення 1 МГц) Якщо частота системного тактового генератора дорівнює або менше 1 МГц, етоттріггер може бути виключений Як правило, типова програма, що забезпечує робіт> АЦП для схеми, наведеної на рис 921, спочатку записує адресу каналу (A7) в якості стартового сигналу Для установки входу компаратора в робочий стан на АЦП надсилається друга запускає імпульс Після цього центральний процесор може вико-нятьдругіе програмні сегменти до тих пір, поки його робота не буде перервана сигналом закінчення перетворення (високий рівень на лінії EOC) Залежно від структури переривання> правління передається програмі обробки переривань, яка прочитує дані перетворювача (Див «National Semiconductor>, Application Note 258,1994, p 606)

Інтерфейс з МП 8080 з частковим дешифруванням

На рис 922 наведена схема включення АЦП ADC0816/17 спільно з подвійним дешифратором DM74LS139, що утворює інтерфейс 8080 з частковим дешифруванням Одна половина дешифратора DM74LS139 використана для формування імпульсів зчитування, інша – для імпульсів запису Сигнали Start (Запуск) і OE (Дозвіл виходу) інвертовані для забезпечення правильної полярності імпульсів У цьому варіанті интерфеис дешифрируются розряди A6

і A7, що забезпечує великі можливості введення виведення порівняно зі схемою, представленою на рис 921 У схемі на рис 922 реалізована проста процедура введення / виводу в режимі опитування По сигналу зчитування від INS8080 вихід EOC (Закінчення перетворення) підключається до шини даних за допомогою інвертора з трьома станами

Джерело: Ленк Д, 500 практичних схем на популярних ІС: Пер з англ – М: ДМК Пресс, – 44 с: Ил (Серія «Підручник»)