Галдецької А В ФГУП «НВП Исток» м Фрязіно, 141190, Росія тел: 495-465-8620, e-mail: galdetskiy@mailru

Рис 1 Схема і топологія каскодного включення секцій транзистора з частотнокомпенсірованним дільником

Анотація – Розглянуто можливість підвищення посилення і зменшення габаритів кристалів потужних польових НВЧ транзисторів і підсилювачів на їх основі шляхом використання варіанту каскодной схеми секцій транзистора Для двоступеневої схеми виграш в посиленні може досягати 3 дБ

I                                       Введення

в даний час потужні внутрісогласован-ні польові СВЧ транзистори, як правило, будуються за схемою підсумовування потужності окремих секцій кристала за допомогою мостів Уїлкінсона Таке вкпюченіе секцій забезпечує ідентичність їх режимів і сприяє ефективному підсумовування потужностей Проте воно має ряд недоліків Посилення транзистора в цілому не може перевищувати посилення окремої секції Розташування секцій в один ряд призводить до значних поперечним розмірам кристала, в той час як площа, займана власне транзистором (мезой) не перевищує 10% площі кристала Паралельне зєднання секцій по постійному струму і повязане з цим збільшення струму споживання призводить до необхідності збільшення товщини підвідних провідників і зростанню габаритів джерела живлення Для НВЧ сигналу такий багатосекційний кристал представляє дуже нізкоімпедансную ланцюг, що ускладнює узгодження з трактом Для подолання зазначених проблем привабливо послідовне зєднання секцій кристала (каскодних схема) Однак традиційна каскодних схема не дозволяє забезпечити високий ККД підсилювача, тому ми модифікували її

II                    Каскодних схема секції

Особливістю даного варіанту каскодной схеми (Рис1) є використання частотнокомпенсіро-ванного дільника, що задає напруги на кожній підсекції (поверсі) даної схеми і що дозволяє обом транзисторам відпиратися повністю

Відзначимо простоту і компактність топологічної реалізації такої схеми в МІС: Меза-резистори задаються тим же шаблоном що і мези, конденсатори можна виготовити разом з повітряними мостами При цьому в порівнянні з традиційною топологією вдвічі зменшується число контактних майданчиків, отворів, зволікань для разварки кристала Довжина кристала транзистора зростає на довжину пальця підсекції – всього на 100 мкм, а ширина зменшується вдвічі, так що число кристалів на пластині, а також питома зїм потужності, збільшуються в 16 рази

Принципова перевага розглянутої каскодной схеми – при послідовному зєднанні транзисторів підсекцій вихідна ємність секції зменшується вдвічі, що означає подвоєння твори смуги на посилення Таким чином, посилення такої двоповерхової секції на ЗдБ більше ніж у традиційної схеми паралельного підсумовування двох підсекцій з тією ж смугою

Fig 1 Circuit and topology of cascode section with compensated voltage divider

Ми змоделювали властивості каскодной схеми за допомогою виміряних характеристик підсекцій Двоповерхова секція еквівалентна транзистору з подвоєним пробивним напругою, тобто з подвоєним напругою живлення (14 В) і потужністю (Рис2)

Рис 2 ВАХ каскодной схеми і нагрузочная крива при роботі на частоті 10 ГГц

Fig 2 IV curves of cascode circuit and load line at operation on 10 GHz

Епюри напруги на електродах секції в режимі великого сигналу показані на РісЗ Видно, що використання дільника напруги дозволяє одночасно повністю відкривати обидві секції, забезпечуючи, таким чином, режим високого ККД Щільність теплорассеянія в активній зоні та ж, що в звичайному транзисторі

Верхня секція працює з сильною ОС по струму і напрузі, що забезпечує слабкий вплив її разбросов на властивості транзистора Порівняння максимально досяжного посилення одиночного транзистора і каскодной секції наведено на Рис4 Там же показана типова АЧХ підсилювача на базі каскодной секції з простою согласующей ланцюгом

Послідовне включення двох і більше підсекцій дозволяє збільшити оптимальний імпеданс навантаження, потрібний для отримання максимальної потужності Можна показати, що кристал, що містить дві триповерхові секції, матиме оптимальний імпеданс навантаження близьке до 50 Ом, тобто може бути просто узгоджений по виходу зі стандартною мікрополоскової лінією При цьому надбавка посилення становитиме 45 дБ Підвищення напруги живлення до 21 В робить можливим при невеликому зменшенні ККД використовувати резистор зворотного звязку в ланцюзі витоку для стабілізації підсилення

Fig 3 Voltage waveforms on sub-sections’ electrodes

Рис 3 Епюри напруги на електродах підсекцій в режимі максимальної потужності

Puc 4 Максимально досяжне посилення каскодной секції та одиночного транзистора

Fig 4 Maximal achievable gain of cascode circuit and single FET

Кристал з зменшеним числом секцій не тільки має зменшену площу, але і дозволяє помітно скоротити габарити гібридного підсилювача на його основі за рахунок зменшення розмірів схем підсумовування

III                                  Висновок

Пропонований підхід до побудови потужних НВЧ транзисторів дозволить істотно зменшити площу кристала транзистора і габарити гібридного підсилювача в цілому Одночасно досягається зростання посилення (пропорційно числу поверхів) і зниження струму споживання В даний час планується експериментальна перевірка даної ідеї

CASCODE CIRCUIT OF HIGH-POWER MICROWAVE FET

Galdetskiy A V

FSUE «ISTOK»

2a Vokzalnaya, Fryazino, 141190, Russia

Ph: (495) 465-86-20, e-mail: galdetskiy@mailru

Abstract – An opportunity of gain increase and transistor chip miniaturizing is considered using cascode circuit Two- stage cascode circuit results in extra 3 dB small-signal gain

I                                        Introduction

As a rule the high-power internally matched FETs use summation of power of separate sections of the FET by means of Wilkinson bridges Such connection of the sections provides identity of their regimes and effective summation of power However it has some drawbacks Gain of the whole transistor cannot exceed gain of single section The layout of the sections in line significantly increases size of a chip while the area occupied by the transistor itself (mesa) doesn’t exceed 10 % of the area of a crystal Parallel DC connection of the sections increases total current consuming and leads to increase in thickness of conductors and growth of dimensions of the power supply Such multisection crystal is very low-impedance circuit for microwave signal that makes microwave matching rather complicated To overcome the specified problems we consider some modification of series connection of the sections (cascode circuit)

II                                 Cascode Section

Characteristic property of considered variant of cascade circuit (Fig1) is use of capacitance divider setting voltage on each subsection (floor) of the circuit and allowing both transistors to open completely

This design can be easily fabricated in a simple and compact topology: mesa-resistors are fabricated by the same mask as mesas etc In comparison with conventional topology quantity of contact pads, vias, bonding wires is twice decreased The length of the transistor chip increases on a length of subsection finger – on ~100 microns, and the width decreases twice So the quantity of chips on a wafer, as also as output rf power density increase 16 times

Main advantage of considered cascode circuit: at series connection of subsections total capacitance of the circuit decreases twice, that means doubling of bandwidth-gain product Thus, gain of such two-storied section is 3 dB more than in conventional circuit of parallel summation of two subsections with the same bandwidth

We have simulated properties of cascode circuit using the measured characteristics of subsections The two-storeyed section is equivalent to FET with doubled breakdown voltage, I e with the doubled power supply voltage (14 V) and achievable output power (Fig2)

Voltage waveforms on electrodes of section in large-signal regime are shown on Fig3 It is evident, that use of capacitance divider allows both sections to be completely opened simultaneously, providing regime of high efficiency Dissipated thermal density in active zone is the same, as in conventional circuit

Comparison of maximal achievable gain of the single transistor and cascode section is shown on Fig4

Series connection of two and more subsections allows to increase the optimum impedance of output load required for maximal output power Simulation shows, that a chip containing two three-storied sections, will have an optimal load impedance close to 50 Ohm, I e can be simply matched to standard output microstrip line The increase in gain can achieve 45 dB in such design Increase in power supply voltage up to 21 V makes possible the use small resistor connected in series to source for stabilization of gain

III                                      Conclusion

The considered design of powerful microwave FETs will allow reducing the area of transistor chip and dimensions of the hybrid amplifier as a whole It also gives increase of gain (proportionally to number of floors) and decrease in a current of consumption Now experimental check of the given idea is planned

Джерело: Матеріали Міжнародної Кримської конференції «СВЧ-техніка і телекомунікаційні технології», 2006р