На рис 914 і 915 наведено дві стандартні схеми буферизації (проміжного узгодження діапазонів сигналів і импедансов) для АЦП Можливі три основних діапазону рівнів вхідного сигналу:

Рис 914 Схема буферизації з ОУ

Рис 915 Схема буферизації для діапазону вхідних напруг ± 2,5 В

означение сигналів перевищує значення Vcc або нижче потенціалу «землі» одіапазон не виходить за межі Vcc і потенціалу «землі», але відрізняється від діапазону напруг опорного джерела одіапазон відповідає діапазону напруг опорного джерела

Для кожного з трьох випадків потрібно своя схема буферизації Для останнього буферизация, як правило, не потрібно, за винятком ситуації, коли імпеданс джерела вхідних сигналів має дуже високу значення Тоді між виходом мультиплексора і входом компаратора можна додати буферний каскад (див рис 914) ОП з високим вхідним і низьким вихідним імпедансом знижує вхідні струми мультиплексора

Якщо діапазон вхідного сигналу знаходиться в межах напруги джерела живлення, але відрізняється від діапазону напруг опорного джерела (або діапазон напруг опорного джерела не може бути встановлений відповідно з діапазоном вхідного сигналу), замість буферного каскаду з одиничним посиленням іспользуютдругой операційний підсилювач Цей ОУ позволяетуправлять як посиленням, так і зміщенням сигналів і, отже, отримати повномасштабний діапазон вхідної напруги, відповідний опорному

Коли вхідний сигнал перевищує Vcc або нижче потенціалу «землі», рівень вхідного сигналу повинен бути зміщений, перш ніж він надійде на мультиплексор Однак такий зсув рівня має обмеження, якщо діапазон вхідної напруги укладається в 5 В, але відрізняється від напруги джерела живлення менш ніж на 0,5 В У цьому випадку рівень джерела живлення вхідний ІС може бути зміщений до рівня вхідного сигналу, а рівень цифрового вихідного сигналу – До рівня системного джерела живлення 5 В Типовий приклад зміщення рівнів сигналів і буферизації – коли вхідний біполярний сигнал змінюється від -2,5 до +2,5 В Якщо у АЦП є власні джерела харчування і опорного напруги (див рис 915), то рівні вихідних логічних сигналів ± 2,5 В можуть бути зрушені до значень логічного рівня 0 і 5 В (Див «National Semiconductor», Application Note 258, 1994, p 599)

Джерело: Ленк Д, 500 практичних схем на популярних ІС: Пер з англ – М: ДМК Пресс, – 44 с: Ил (Серія «Підручник»)