Логічні схеми

Інтегральні мікросхеми сімейства К-МОП серій CD40 ** і CD45 ** мають напруги живлення від 3 до 20 В. Вхідний опір дуже велике (кілька мегаом), але вихідний струм обмежений кількома міліампер.

Цоколевка деяких інтегральних схем серії CD40 ** представлена ​​на рис. 3.4.

Логічні елементи І, І-НЕ та АБО-НЕ (мікросхеми CD4081, CD4011, CD4001)

Таблиці істинності даних логічних вентилів наведено на рис. 3.5-3.7.

Рис. 3.7. Таблиця істинності І С CD4001

Рис. 3.6. Таблиця істинності ІС CD4011

Рис. 3.5. Таблиця істинності ІС CD4081

Лічильники

У декількох пристроях ми будемо використовувати мікросхему CD 4017 (рис. 3.8).

Рис. 3.8. Десятковий лічильникдешифратор CD4017

Дана інтегральна схема являє собою пятіразрядний лічильник Джонсона з дешифратором всіх десяти його станів.

Робота лічильника тактується по переднім фронтах імпульсів, що надходять на вхід Сюсько. Режим рахунку задається низьким рівнем сигналу на вході V (CLOCK INHIBIT). При подачі на цей вхід рівня логічного 1 робота лічильника блокується, і в ньому зберігається останнім досягнуте значення. Будь-який позитивний імпульс, поданий на вхід RAZ, викликає негайний скидання лічильника в нуль, що индицируется появою високого рівня на виході SO. Якщо високий рівень зберігається на вході RAZ, лічильник залишається в нульовому стані навіть при дозволеному режимі рахунку (вхід Сюсько INHIBIT на низькому рівні).

Коли на входи RAZ і V одночасно подається логічний О, лічильник починає працювати, при цьому з кожним тактом відбувається послідовне переміщення єдиною на всі виходи логічної 1 (тобто високого рівня) з виходу Sn на вихід Sn+1.

Після появи логічної 1 на виході S9 наступним виходом автоматично буде вихід SO.

Вихід R лічильника призначений для тактирования наступного лічильника при їх каскадному з’єднанні, тобто цей сигнал повинен бути з’єднаний з входом CLOCK другого лічильника того ж типу. Останній з первісного стану SO переходить на S1, коли перший лічильник закінчив перший цикл (перехід від S9 до SO).

Дійсно, вихід R має високий рівень, коли лічильник знаходиться в станах SO, SI, S2, S3 і S4, і низький – S5, S6, S7, S8 і S9. Позитивний фронт сигналу на виході R, що виникає при переході лічильника зі стану S9 в SO, буде тактіровать наступний лічильник.

Декодери

До декодерів відносять комбінаційні мікросхеми, здійснюють перетворення кодів.

Типовим представником І С декодерів є десятковий дешифратор CD4028, що перетворить так званий двійковій-десятковий код (BCD) в десятирозрядний позиційний (рис. 3.9).

Рис. 3.9. Цоколевка і таблиця істинності І С CD4028

На входи дешифратора А, В, С D подається двійковій-десятковий код. Функція дешифратора полягає у формуванні на одному (і тільки на одному) з десяти виходів S0-S9, номер якого відповідає вступнику коду, логічної 1. Якщо значення вхідного коду перевищує десяткове значення 9 (1001 у двійковому поданні), на всіх виходах буде логічний 0 (низький рівень).

У пропонованих пристроях ми будемо використовувати також мікросхему декодера CD4511, що здійснює формування семисегментного коду. Її цоколевка наведена на рис. 3.10, а таблиця істинності – на рис. 3.11.

Рис. 3.11. Таблиця істинності ІС CD4511

Чотирьохрозрядний двійковій-десятковий код (BCD), що задає одне з десяти можливих значень, подається на входи А, В, С і D. Функція декодера полягає у формуванні на виходах сигналів семисегментного коду для управління індикатором, який повинен відображати одну з десяти цифр, відповідних вхідного коду. Вхід LT призначений для тестування декодера і індикатора. При подачі на нього рівня логічного 0 на всіх виходах декодера встановляться логічні 1, незалежно від стану входів А, В, С, D. Вхід BL може використовуватися для гасіння індикатора. Гасіння відбувається при подачі на вхід BL логічного 0. Для індикації слід подавати на нього логічну 1.

Коли значення двійкового коду на входах А, В, С і D перевищує максимально дозволену для двійковій-десяткового коду значення 1001 (відповідне цифрі 9 в десятковому поданні), всі виходи переходять на низький рівень: відбувається гасіння всіх сегментів цифрового індикатора.

Нарешті, на вхід LE в режимі індикації необхідно подавати рівень логічного 0. Якщо подати високий рівень, індикуватись буде цифра, яка відображається на момент переходу, що забезпечує можливість зберігання інформації. Дане значення зберігається, навіть якщо логічні рівні входів змінюються. Подача на вхід LE імпульсу з рівнем логічного 0 гарантує надходження у внутрішній регістр декодера нового коду, його перетворення в семисегментний код і відображення нової цифри. Описане властивість фіксації коду використовується в численних пристроях з цифровою індикацією, де відбувається постійний рахунок, і забезпечує можливість «заморожування» індикації на період рахунку і миттєве оновлення числа по завершенні рахунку. Це дозволяє спостерігати дані без неприємних миганий.

Тригери

До числа тригерів, які ми будемо застосовувати, відноситься ІС CD4027.

Дана ІС (рис. 3.12) містить два JK-тригера, що мають асинхронні входи скидання (RESET) і установки (SET). Найчастіше використовують синхронний режим його роботи. У цьому випадку на входи SET і RESET одночасно слід подати рівень логічного 0. З менение стану тригера в цьому режимі відбувається по передньому) фронту тактового сигналу, що подається на вхід Сюсько.

Рис. 3.12. Цоколевка і таблиця переходів ІС CD4027, Тригер має наступну логіку переходів. Якщо його первісний стан нульове, тобто рівень на виході Q низький, тс в одиничний стан він зможе перейти, якщо тільки на вхід J буде подана логічна 1. В цьому випадку рівень входу До значення не має, як видно з малюнка. Якщо на вхід J подати логічний 0, тригер залишається в стані 0.

Якщо первинний стан тригера одиничне (рівень нг виході Q високий, тобто логічна 1), то він зможе перейти в нульовий стан, якщо тільки на вхід К буде подана логічна 1

Стан входу J не матиме ніякого значення. Якщо на вході До логічний 0, тригер не реагує на надходять сигнали.

Зрозуміло, в згаданих випадках на виході Q завжди буде рівень, протилежний рівню виходу Q.

Які б не були рівні на J і К по задньому фронту тактового імпульсу, що надходить на вхід CLOCK, ніяких перемикань не відбувається. _

Стан виходів Q і Q може бути змінено в будь-який час і незалежно від тактового сигналу, за рахунок подачі логічних 1 на входи SET або RESET. Це асинхронний режим роботи тригера. Входи SET і RESET мають пріоритет перед входами J та К, діючими тільки в синхронному режимі. Таким чином, наступні правила дійсні при будь-яких рівнях входів J і К:

• коли на вхід S (SET) подається логічна 1, а на вході R (RESET) – логічний 0, тригер і відповідно вихід Q негайно переходять в одиничне стан, а вихід Q – в стан логічного 0;

• якщо на вхід R подається логічна 1, а на bxozi_S – логічний 0, тригер і вихід Q візьмуть значення 0, а вихід Q- значення логічної 1;

• якщо одночасно подати на входи R і S логічні 1, на виходах Q і Qбудут логічні одиниці.

Інтегральні схеми для посилення і генерації звуку

Підсилювач низької частоти ТВА820М

Серед аудіокоректор малої потужності мікросхема ТВА820М (рис. 3.13) займає особливе місце завдяки тому, що практично не вимагає настройки і для її функціонування необхідно невелику кількість додаткових компонентів.

Харчування І С ТВА820 може здійснюватися напругою від 3 до 16 В, при цьому забезпечується вихідна потужність 1,2-2,0 Вт

Трехтоновий генератор музичної частоти SAB0600

Мова йде про часто вживаною інтегральній схемі (рис. 3.14). Завдяки збігу низхідних гармонік вона генерує три послідовні музичні ноти з мелодійним ефектом. Число компонентів, необхідних для її функціонування, дуже невелика.

Рис. 3.13. Цоколевка ІС ТВА820М

Рис. 3.14. Цоколевка ІС SAB0600

Популярні інтегральні мікросхеми

Схема операційного підсилювача широкого застосування μΑ741 пред ставлена ​​на рис. 3.15.

Рис. 3.15. Операційний підсилювач μΑ741

Він може працювати в різних функціональних вузлах, в тому чис ле і як компаратор напруги (рис. 3.16).

Рис. 3.16. Компаратор напруги на ІС μΑ741

Багато додатків вимагають застосування не одного, а двох операційних усілітёлей. У цьому випадку доцільно використовувати ІС LM358 (рис. 3.17) з двома операційними підсилювачами в одному корпусі. Кожен з них функціонує аналогічно ІС μΑ741.

Рис. 3.17. Здвоєний операційний підсилювач LM358

Для завдання тимчасових інтервалів і генерації імпульсів краще скористатися недорогий спеціалізованої мікросхемою таймера ΝΕ555 (рис. 3.18).

Тривалість формованого імпульсу визначається наступною формулою:

Рис. 3.18. Мікросхема таймера ΝΕ555

Декодер тонального виклику SSI202

Дана ІС (рис. 3.19) використовується в одному з пристроїв, пов’язаних з телефонією. Принцип її роботи наступний.

Декодовані аналогові сигнали подаються на вхід ANALOG.IN. Якщо постійна складова сигналу нижче напруги живлення, то він може подаватися на вхід мікросхеми безпосередньо, якщо вище – необхідний розділовий конденсатор емйостью приблизно 0,1 мкФ (блокуючий постійну складову). Рівень сигналу повинен бути в межах від -32 до -2 дБ. Вхідний опір ІС по аналоговому входу становить 100 кОм, вхідна ємність – 15 пФ.

Тактові імпульси для роботи ИС генерується внутрішнім генератором. Ча. стота задається кварцовим резонатором на 3,579545 МГц (аналогічний використовується і для ІС ТСМ5089). Кварц підключається до висновків Χ і ХВІТ. Для нормальної роботи генератора необхідно паралельно кварцу підключити резистор 1 МОм. Функціонування внутрішнього тактового генератора дозволяється подачею логічної 1 на вхід ΧΕΝ. Логічний 0 забороняє роботу внутрішнього генератора.

При роботі від зовнішнього тактового генератора синхросигнал подається на вхід АТВ. В окремому випадку зовнішній тактовий сигнал може формувати інша ІС SSI202. У цій схемі «керована» SSI202 повинна бути конфигурирована наступним чином:

• на вході ΧΙΝ повинен бути високий рівень;

• на вході ΧΕΝ повинен бути низький рівень (логічний 0);

• висновок АТВ (в даному випадку вхід) підключається до виходу АТВ «керуючої» інтегральної схеми.

Інтегральна мікросхема SSI202 має два режими декодування. Якщо на вході НЕХ / В28 високий рівень, декодування здійснюється в традиційній шістнадцятковій системі відповідно до чотирьох першими колонками таблиці (рис. 3.20). При подачі на цей вхід рівня логічного 0 декодування проводиться відповідно до чотирма останніми колонками тієї ж таблиці.

В останньому випадку клавіатура поділяється на дві групи клавішею по вісім у кожній:

• клавіші верхній частині – 1,2,3, А, 4,5, 6, В, яким відповідають двійкові коди від 0000 до 0111;

• клавіші нижній частині – 7, 8, 9, С, *, 0, #, D, з кодами від 1000 до 1111.

Рис. 3.20. Таблиця кодування

Відповідність частот і клавішею показано на рис. 3.21. Тимчасові ‘діаграми роботи мікросхеми зображені на рис. 3.22.

Рис. 3.21. Матриця частотного кодування

Мікросхема має спеціальний керуючий вхід IN1633, при подачі на який логічної 1 відбувається «нейтралізація» клавішею А, В, С і D (колонка, відповідна 1633 Гц), що не входять У звичайну телефонну клавіатуру. При подачі логічного 0 мікросхема буде декодувати всі 16 клавішею клавіатури.

Декодовані коди видаються на виходи Dl, D2, D4, D8, активні при високому рівні на вході EN. Якщо цей вхід залишається на низькому рівні, виходи переходять в високоімпедансное (третє) стан.

Рис. 3.22. Тимчасові діаграми роботи

Декодований сигнал з’являється із затримкою близько 25 мс після надходження сигналу на аналоговий вхід і зникає (виходи переходять в третій стан) також із затримкою 35-40 мс.

Вихід DV индицирует закінчення декодування. Якщо результат декодування визнаний дійсним, на виході DV з’являється логічна 1. Логічний 0 з’являється з невеликою затримкою слідом за перериванням вхідного аналогового сигналу. Але перехід на низький рівень здійснюється завжди до переходу в третій стан виходів Di.

Сигнал на виході DV може бути переведений на низький рівень після підтвердження результату декодування подачею на вхід CLRDV логічної 1. У цьому випадку вихід DV негайно переходить на низький рівень, навіть якщо на аналоговий вхід ще надходить сигнал.

ІС цифрового світлодіодного індикатора з загальним катодом MAN74A

Цоколевка ІС MAN74A показана на рис. 3.23.

Джерело: Фігьера Б., Кноерр Р., Введення в електроніку: Пер. з фр. М .: ДМК Пресс, 2001. – 208 с .: іл. (На допомогу радіоаматори).