На рис 98 представлена ​​схема АЦП ADC0816/17 з буферизованная опорною напругою Використання буферного підсилювача (буферизація) на виході джерела опорного напруги забезпечує більш високі вихідні струми, ніж у схемі, розглянутої на рис 97, і виключає член 1р з рівняння для визначення величини опору R (Див «National Semiconductor», Application Note 258, 1994, p 594)

Схема (рис.), що складається з комбінації дільника фази і цифроаналогові преобразо Ватель – ЦАП (DAC), забезпечує точну синхронізацію частоти високостабільного ГУН (VCO) із зовнішньою опорною частотою. Мікросхема IQ ділить опорну частоту на 4 і формує два сигнали, зміщених щодо один одного на 90 °, у той час як мікро схема 1С2 ділить частоту ГУН аналогічно […]