Схема надає можливість автоматичного, безпосереднього і грунтовного тестування логічних елементів малого ступеня інтеграції, інверсних тригерних схем і т. д. А також лічильників середнього рівня інтеграції, регістрів-клямок, регістрів зсуву і т. д. Схема посилає вхідні дані для випробовуваного приладу (DUT – Device Under Test) по 9 проводам і отримує дані по 6 проводам. Коли перемикач “TEST […]